每日消费电子观察
英特尔 详解 PowerVia 芯片背部供电技术：将用于18Å /20Å 工艺 https://laoyaoba.com/n/864595 以前在靠近硅基底的部分造晶体管，然后往上叠好几层电路，信号与供电线路都在晶体管同一侧； 现在 Intel 要把供电线路单独拿出来造在晶体管另一侧。做成夹心饼干。 优点是供电线路不需要再穿过15~20 层信号线路，线阻随之下降，功耗更低； 减少供电线路对信号线路对干扰； 金属层密度可以放宽，大幅度降低工艺的复杂性，有助于提高晶体管密度。 缺点是原本的硅基底被移除，晶圆刚性会明显减弱；…
英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点

https://www.c114.com.cn/news/138/a1250622.html
https://www.intel.com/content/www/us/en/newsroom/news/research-advancements-extend-moore-law.html （英文）

在IEDM 2023上，英特尔组件研究团队同样展示了其在技术创新上的持续投入，以在实现性能提升的同时，在硅上集成更多晶体管。研究人员确定了所需的关键研发领域，旨在通过高效堆叠晶体管继续实现微缩。结合背面供电和背面触点，这些技术将意味着晶体管架构技术的重大进步。随着背面供电技术的完善和新型2D通道材料的采用，英特尔正致力于继续推进摩尔定律，在2030年前实现在单个封装内集成一万亿个晶体管。
———
什么 #flag
 
 
Back to Top